Memristor- Based Multilevel Arithmetic Circuits
-
5% KEDVEZMÉNY?
- A kedvezmény csak az 'Értesítés a kedvenc témákról' hírlevelünk címzettjeinek rendeléseire érvényes.
- Kiadói listaár EUR 54.90
-
22 769 Ft (21 685 Ft + 5% áfa)
Az ár azért becsült, mert a rendelés pillanatában nem lehet pontosan tudni, hogy a beérkezéskor milyen lesz a forint árfolyama az adott termék eredeti devizájához képest. Ha a forint romlana, kissé többet, ha javulna, kissé kevesebbet kell majd fizetnie.
- Kedvezmény(ek) 5% (cc. 1 138 Ft off)
- Kedvezményes ár 21 631 Ft (20 601 Ft + 5% áfa)
Iratkozzon fel most és részesüljön kedvezőbb árainkból!
Feliratkozom
22 769 Ft
Beszerezhetőség
Megrendelésre a kiadó utánnyomja a könyvet. Rendelhető, de a szokásosnál kicsit lassabban érkezik meg.
Why don't you give exact delivery time?
A beszerzés időigényét az eddigi tapasztalatokra alapozva adjuk meg. Azért becsült, mert a terméket külföldről hozzuk be, így a kiadó kiszolgálásának pillanatnyi gyorsaságától is függ. A megadottnál gyorsabb és lassabb szállítás is elképzelhető, de mindent megteszünk, hogy Ön a lehető leghamarabb jusson hozzá a termékhez.
A termék adatai:
- Kiadó LAP Lambert Academic Publishing
- Megjelenés dátuma 2014. január 1.
- ISBN 9783659594731
- Kötéstípus Puhakötés
- Terjedelem116 oldal
- Méret 220x150 mm
- Nyelv angol 0
Kategóriák
Hosszú leírás:
This work tried to highlight the potential of memristor in binary and multilevel digital circuits. This book focuses on the ternary and redundant circuits where the concept could be generalized for any multilevel circuits. Ternary half adder circuit was the first circuit to be investigated to address the concept of multilevel circuit based on the memristor. A complete case study for redundant half adder, full adder and N-bit adder circuit based on the memristor analyzed to build an adder that has speed independent on the operand showing the potential of this element in arithmetic circuit. New approach to build digital circuit using the memristor was also introduced, by replacing the complete pull down network with one memristor to work as calculating/saving element to decreasing the number of transistors. An example to implement redundant multiplier circuit based on this approach was then introduced. All works were validated using Orcad.
Több
Deontic Logic in Computer Science: 9th International Conference, DEON 2008, Luxembourg, Luxembourg, July 15-18, 2008, Proceedings
31 060 Ft
27 333 Ft
